POWERED BY Dialog

SEMICONDUCTOR SUBSTRATE AND MANUFACTURE OF THE SAME

Publication Number: 2000-353669 (JP 2000353669 A), December 19, 2000

Inventors:

- ISHIDA MASAHIRO
- NAKAMURA SHINJI
- ORITA KENJI
- KONDO OSAMU
- YURI MASAAKI

Applicants

MATSUSHITA ELECTRONICS INDUSTRY CORP

Application Number: 2000-116072 (JP 2000116072)

Application Number: 11-133844

Application Number: JP 99133844, May 14, 1999

Priority:

• 10-259907 [JP 98259907], JP (Japan), September 14, 1998

International Class:

- H01L-021/205
- H01L-021/338
- H01L-029/812
- H01S-005/223
- H01S-005/343

Abstract:

PROBLEM TO BE SOLVED: To reduce defects of a semiconductor substrate. SOLUTION: An Al0.5Ga0.5N layer 27 is grown on a crystal substrate 1 to a thickness of 1.5 μ m. Here, trimethylgallium, trimethylaluminum, and ammonia are used as the material so that a mol supply ratio among Ga, Al, and N, is set so that Ga:Al:N=0.5:0.5:5,500. Then, a zigzag shape step of the height of 2 μ m is formed at the Al0.5Ga0.5N layer 27 through reactive ion etching. The step is deeper than the thickness of the Al0.5Ga0.5N layer 27, with a bottom part reaching the GaN substrate 1. An Al0.5Ga0.5N layer 28 is grown on the Al0.5Ga0.5N layer 27 to a depth of 30 μ m. COPYRIGHT: (C)2000,JPO

JAPIO

© 2004 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 6767796

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-353669 (P2000-353669A)

(43)公開日 平成12年12月19日(2000.12.19)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)	
H01L	21/205		H01L	21/205		
	21/338		H01S	5/223		
	29/812			5/343		
H01S	5/223		H01L	29/80	В	
	5/343					
				Andreas D. Land D. Lan		

審査請求 未請求 請求項の数9 OL (全 15 頁)

(21) 出願番号 特願2000-116072(P2000-116072)

(62)分割の表示 特願平11-133844の分割

(22)出顧日 平成11年5月14日(1999.5.14)

(31) 優先権主張番号 特願平10-259907

(32) 優先日 平成10年9月14日(1998.9.14)

(33)優先権主張国 日本 (JP)

(71) 出願人 000005843

松下電子工業株式会社 大阪府高槻市幸町1番1号

(72)発明者 石田 昌宏

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 中村 真嗣

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100097445


弁理士 岩橋 文雄 (外2名)

最終頁に続く

(54)【発明の名称】 半導体基板およびその製造方法

(57)【要約】

【課題】 半導体基板の欠陥を低減する。



【特許請求の範囲】

【請求項1】 半導体が結晶成長する方向として主面に 対する法線方向とは異なる方向を有し、半導体内に生じ る欠陥が集結してできる欠陥領域を備えた半導体基板。

【請求項2】 主面の面方位とは異なる面方位を有する 結晶面より結晶成長する半導体を有し、前記半導体内に 生じる欠陥が集結した欠陥領域を備えた半導体基板。

【請求項3】 格子欠陥を有し、表面に第1の段差を有する第1の結晶と、前記第1の結晶上に形成されるとともに表面に第2の段差を有しかつ前記第1の段差上に低 10 欠陥領域を有する第2の結晶層と、前記第2の段差上に低欠陥領域を有する半導体層により構成された半導体基板。

【請求項4】 格子欠陥を有し、表面に段差を有する結晶と、前記結晶上に形成されるとともに、前記段差上に低欠陥領域を有する半導体層により構成され、かつ前記結晶が2層以上の結晶層により形成され、前記結晶の前記段差が表面にある層を1層以上超えて形成された半導体基板。

【請求項5】 表面に段差を有する結晶の表面がA1. Ga_1 , N (ただし、 $0 \le x \le 1$) であって、前記A1. Ga_1 , N上に900℃を超える温度でA1, Ga_1 , N層 (ただし、 $0 \le y \le 1$) を成長する工程を有する半導体基板の製造方法。

【請求項6】 基板の主面に主面の面方位とは異なる面方位を有する結晶面を形成する工程と、前記結晶面が形成された基板の上にIII族窒化物よりなる半導体層を形成する工程と、前記半導体層を前記基板より分離する工程とを有する半導体基板の製造方法。

【請求項8】 前記900℃を超える温度で成長される A1, Ga, N層に導入される不純物密度が 1×10^{21} c m 以下であることを特徴とする請求項7に記載の半導体基板の製造方法。

【請求項9】 前記900℃を超える温度で成長される A1, Ga1-, N層の成長におけるIII族原料に対するV 族原料のモル供給比が200より大きいことを特徴とする請求項7に記載の半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特に 青色レーザや高速動作トランジスタなどの窒化物半導体 装置に関するものである。

[0002]

【従来の技術】図4は、従来の半導体装置の断面を示す。ただし、構造を明瞭に示すため、断面のハッチングは省略している。図4において、サファイアで構成される基板1上にバッファ層1Aが設けられている。バッファ層1A上に、n型GaN層2、n型AlGaNクラッド層3、n型GaN光ガイド層4、i型InGaNよりなる活性層5、p型GaN光ガイド層6、第1のp型AlGaNクラッド層7、開口を有する電流狭窄層8、第2のp型AlGaNクラッド層9およびp型GaNコンタクト層10が順次形成されている。さらに、基板1にはn型電極11、またp型GaNコンタクト層10にはp型電極12がそれぞれ取り付けられている。

2

【0003】なお、バッファ層1Aは、基板1とn型GaN層2の格子不整合を緩和し、結晶成長を容易にするために設けられたものであり、半導体素子の動作には直接的には関係しない。

【0004】この半導体装置は、活性層5が窒化物半導体であるために、n型電極11およびp型電極12に電圧を印加することにより、青色の光を発振するレーザとして使用することができる。

[0005]

20

【発明が解決しようとする課題】しかしながら、この従来の半導体装置では、図4に示すように基板1中に筋状に存在する格子欠陥 a が、n型G a N層2、n型A 1 G a Nクラッド層3などの成長とともに上方に延びて、半導体レーザ素子の能動領域として働くi型G a N活性層5における電流狭窄層8の開口部分に達している。

【0006】半導体レーザ素子のように、高電流注入を必要とする場合、格子欠陥の部分から劣化が始まり、半導体装置の寿命や信頼性を著しく低下させてしまう。

【0007】また、ここで説明した半導体レーザ素子の活性層だけではなく、例えば高速動作する半導体トランジスタ素子のゲート領域においても、このゲート領域に存在する格子欠陥によってキャリアの移動度が低下するため、半導体トランジスタ素子の性能を低下させてしまう。

【0008】このように、半導体レーザ素子の活性層や、トランジスタのゲート領域など、半導体素子の能動領域を担う部分に存在する格子欠陥は、半導体素子の性能劣化の原因となる。

【0009】本発明は、半導体素子の能動領域の格子欠陥を低減し、信頼性が高く、高性能な半導体装置を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明の半導体装置は、格子欠陥を有し、表面に段差を有する第1の半導体層と、前記第1の半導体層上に形成されるとともに前記段差上に低欠陥領域を有する第2の半導体層と、前記第1の半導体層上に形成された半導体素子とを有し、前記半50 導体素子の能動領域が前記低欠陥領域に形成されたもの

である。

【0011】本発明により、第1の半導体層の段差の形状に応じて第2の半導体層の成長が進み、これに応じて筋状の格子欠陥の成長方向が、第1の半導体層の主面の法線方向に対して変化するため、第2の半導体層には、部分的に格子欠陥の密度が低い低欠陥領域が形成される。

[0012]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を用いて説明する。

【0013】 (実施の形態1) 図1は、本発明の実施の 形態1における半導体装置の断面図である。図1におい て、六方晶のn型GaN(0、0、0、1)基板から構 成され、筋状の格子欠陥 a を有し、表面に段差を有する 基板1上に、厚さ5μmのn型GaN層2が形成されて いる。また、n型GaN層2上に、厚さ0.5μmのn 型AlGaNクラッド層3 (AlとGaの混晶比は1 0:90)、厚さ0. 1 μ m の n 型 G a N 光ガイド層 4、厚さ5nmのInGaN層(図示せず、InとGa の混晶比は5:95)と厚さ5nmのInGaN層(図 示せず、InとGaの混晶比は15:85) とにより構 成されたInGaN量子井戸よりなる活性層5、厚さ 0. 05 μ m の p 型 G a N 光ガイド 層 6 、厚 さ 0. 05 μmの第1のp型AlGaNクラッド層7 (AlとGa の混晶比は10:90)、幅 2μ mの開口を有する厚さ 0. 5 μ mの電流狭窄層 8 を設ける。なお、In GaN 量子井戸よりなる活性層5における電流狭窄層8の開口 部近傍は、半導体レーザ素子の能動領域 5 a を構成す る。また、電流狭窄層8の導電型は、第1のp型ALG a Nクラッド層7とは逆の導電型あるいは高抵抗型のも のであればよい。また、電流狭窄層8の材料として、G aN、AlGaNなどの半導体やAlN、SiO2など の絶縁体を用いてもよい。さらに活性層5としてはIn GaN量子井戸よりなる活性層を用いたが、量子井戸と しては単一量子井戸でもよく、2重以上の多重量子井戸 でもよい。また、活性層5としてバルク活性層を用いて もよい。

【0014】電流狭窄層 8上には、厚さ 1μ mの第20p型AlGaNクラッド層9(AlとGaの混晶比は10:90)、厚さ 0.1μ mのp型GaNコンタクト層 4010が順次形成されている。

【0015】さらに、基板1にはn型電極11、p型GaNコンタクト層10にはp型電極12がそれぞれ取り付けられており、n型電極11とp型電極12との間に電圧を印加することによりInGaN量子井戸よりなる活性層5が発光する。

【0016】本実施の形態における半導体装置は、基板 1の表面に段差を有するため、n型GaN層2の結晶成 長方向が、段差部分の傾きに応じて斜め方向となる。こ のため、筋状の格子欠陥aも同様に斜め方向に成長し、 これにともないn型GaN層2には格子欠陥aが比較的少ない領域である低欠陥領域bが形成されている。さらに、n型GaN層2上に結晶成長するn型AlGaNクラッド層3、n型GaN光ガイド層4、およびInGaN量子井戸よりなる活性層5におけるn型GaN層2の低欠陥領域b上の部分も低欠陥領域bが形成されている。ここで、能動領域5aは、InGaN量子井戸よりなる活性層5の低欠陥領域bに形成されているため、能動領域5a中の格子欠陥aは少ない。これにより、この半導体装置の信頼性が向上する。

【0017】なお、この能動領域5aは、InGaN量子井戸よりなる活性層5の平坦な部分に形成することが望ましいことは言うまでもない。

【0018】また、基板1の表面に周期的な凹凸構造を設ければ、基板1上に低欠陥領域bを周期的に形成することができ、基板1上に周期的に半導体レーザ素子を形成することができ、半導体レーザ素子を効率よく生産することができる。

【0019】また、基板1の主平面の法線と、基板1の段差部分における基板1の表面の法線とのなす角の大きさが90度以下となるように基板1の表面の段差を成形すれば、n型GaN層2を容易に成長できる。ここで、段差をこのように成形する方法について説明する。図2は、基板1の表面を加工する工程を示す。まず、図2は、基板1の表面を加工する工程を示す。まず、図2は、基板1の表面を加工する工程を示す。まず、図2は、基板1の表面を加工する工程を示す。まず、図2に示すように、基板1上の一部をマスク13で被覆する。次に、図2(b-1)に示すように、サイドエッチングの方法を用いて、マスク13に被覆されて、図2(a)に示すように基板1上の一部をマスク13で被覆した後、図2(b-2)に示すようにマスク自身がエッチングされるようなエッチングの条件を選択する方法が考えられる。

【0020】基板1の面方位としては、立方晶系結晶の (1,1,1) 面、 (-1,1,1) 面、 (1,-1,1) 面、 (-1,-1) 面、 (-1,1,-1) 面、 (-1,1,-1) 面、 (-1,1,-1) 面、 (-1,-1,-1) 面、 (-1,-1,-1

【0021】本実施の形態における半導体装置を形成するための、結晶成長の方法としては、有機金属気相成長(以下MOCVDという)法、分子線エピタキシャル成長(以下MBEという)法、ハイドライド気相成長(以下HVPEという)法、またはこれらの方法を組み合わせた方法を用いることができる。

【0022】次に、本実施の形態における半導体装置および従来の半導体装置について行ったライフテストの結果について説明する。このライフテストは、温度100 ℃で多数の半導体レーザ素子を定光出力動作させるものである。従来のレーザ素子は、ライフテスト開始後10 00時間で約半数が動作不能となり、残り半数の半導体レーザ素子も、動作電流が平均50%上昇するなど、特性の著しい劣化が見られた。一方、本実施の形態における半導体レーザ素子は、ライフテスト開始1000時間後でも全数が動作し、動作電流の上昇は平均で2%であり、特性の飛躍的な向上が現れているといえる。

【0023】(実施の形態2)次に、本発明の実施の形態2における半導体装置について、その製造方法とともに図3を用いて説明する。

【0024】まず、図3(a)に示すように、サファイア(0、0、0、1)基板で構成された基板1上に、MOCVD法を用い、温度条件1000℃で厚さ 5μ mのAlN層14を形成する。AlN層14中には、AlNとサファイアとの格子定数の違いにより発生する格子欠陥 a が存在している。

【0025】次に、図3(b)に示すように、リアクティブイオンエッチングにより、A1N層14の表面に第1の段差である凹凸14aを設ける。この凹凸14aの周期は 10μ m、凸部の上面の幅は 2μ m、深さは 3μ mである。また、この凹凸14aによって紙面垂直方向 20に形成される溝の方向は、<1、1、-2、0>である。

【0027】 GaN Ban Ban

【0028】最後に、図3 (f) に示すように、GaN 層16の低欠陥領域 b 上にMOCVD法を用い、厚さ2μmのアンドープGaN層17、厚さ100Åのn型GaN層18を順次形成する。さらにこのn型GaN層18上に、ゲート電極19、ソース電極20、ドレイン電極21をそれぞれ設けることにより半導体トランジスタ 50

素子を完成する。

【0029】なお、ゲート電極19には、Au、Ni、Pt、Pdおよびそれらの合金、化合物など、仕事関数が4.5eV以上、望ましくは5eV以上の導電体を用いるのが良い。ソース電極20および、ドレイン電極21には、Al、Ti、In、TiNおよびそれらの合金や化合物など、仕事関数が5eV以下、望ましくは4.5eV以下の導電体を用いるのが良い。

6

【0030】本実施の形態における半導体トランジスタ素子のゲート領域であるn型GaN層18のゲート電極19近傍は、低欠陥領域bで構成されるため、半導体トランジスタ素子の高速動作特性が向上する。

【0031】本実施の形態における半導体トランジスタ装置と、低欠陥領域を有しない従来の半導体トランジスタ素子についてカットオフ周波数を調べたところ、本実施の形態における半導体トランジスタ素子は、従来の半導体トランジスタ素子の4倍の周波数でも動作が可能であることがわかった。これは、半導体トランジスタ素子の能動領域であるゲート領域の格子欠陥が低減されたことによって電子の移動度が向上し、動作周波数が向上したものと考えられる。

【0032】また、本実施の形態における半導体トランジスタ素子と、従来の半導体トランジスタ素子をそれぞれ温度条件700℃で動作テストを行った結果、動作テスト開始後1000時間で従来の半導体トランジスタ素子は動作しなくなった。これに対して、本実施の形態における半導体トランジスタ素子は、1000時間経って高周波特性を維持した。

【0033】本実施の形態における半導体トランジスタ素子の凹凸14aにより形成される溝と、凹凸15aにより形成される溝は、共に紙面鉛直方向であるが、凹凸15aにより形成される溝を凹凸14aにより形成される溝に直交させれば、紙面鉛直方向にも格子欠陥aを集結させることができる。

【0034】また、凹凸の形状は、実施の形態において 示した矩形の他、格子状、6角形のハニカム状、円形、 不定形などの形状を用いることができる。

【0035】また、より広い低欠陥領域を得るには、凹凸の周期はできるだけ大きくする方がよい。

【0036】実施の形態においては、低欠陥領域に半導体レーザ素子の活性層や半導体トランジスタ素子のゲート領域を設けることについて説明したが、発光ダイオードの発光部またはバイポーラトランジスタのベース領域を設けても、同様の効果を得ることができる。

【0037】(実施の形態3)図5は、本発明の実施の 形態3における半導体装置の断面図である。図5におい て、六方晶のn型GaNよりなる、主面が(0、0、 0、1)である基板1から構成され、筋状の格子欠陥a を有する。基板1の表面には、凸部が(0、0、0、 1)と同じ面方位を有さない凹凸構造が形成されてい

る。この凹凸構造を有する基板1上に、厚さ5μmのn 型GaN層2が形成されている。また、n型GaN層2 上に、厚さ0. 5μmのn型AlGaNクラッド層3 (A1とGaの混晶比は10:90)、厚さ0. 1μm のn型GaN光ガイド層4、厚さ5nmのInGaN層 (図示せず、InとGaの混晶比は5:95) と厚さ5 nmのInGaN層(図示せず、InとGaの混晶比は 15:85) とにより構成された In Ga N 量子井戸よ りなる活性層 5、厚さ 0. 0 5 μ m の p 型 G a N 光ガイ ド層 6 、厚さ 0 . 0 5 μ m の 第 1 の p 型 A 1 G a N クラ ッド層 7 (Al と Ga の 混晶比は 10:90)、幅 2 μ mの開口を有する厚さ 0. 5 μmの電流狭窄層 8を設け る。なお、InGaN量子井戸よりなる活性層5におけ る電流狭窄層8の開口部近傍は、半導体レーザ素子の能 動領域5aを構成する。また、電流狭窄層8の導電型 は、第1のp型AlGaNクラッド層7とは逆の導電型 あるいは高抵抗型のものであればよい。また、電流狭窄 層8の材料として、GaN、AlGaNなどの半導体や AlN、SiO2などの絶縁体を用いてもよい。

【0038】電流狭窄層8上には、厚さ1μmの第2の p型AlGaNクラッド層9(AlとGaの混晶比は1 0:90)、厚さ0.1μmのp型GaNコンタクト層 10が順次形成されている。

【0039】さらに、基板1にはn型電極11、p型GaN=2がそれぞれ取り付けられており、n型電極12との間に電圧を印加することによりInGaN量子井戸よりなる活性層5が発光する。

【0040】本実施の形態における半導体装置は、主面

【0041】また、基板1の表面に周期的な凹凸構造を 設ければ、能動領域5 a を周期的に形成することがで き、基板1上に周期的に半導体レーザ素子を形成するこ 50

ましいのは言うまでもない。例えば、能動領域5aを、

基板1上に形成された凸部と同じ位置に形成することに

より、能動領域5a中の格子欠陥aをなくすことが可能

となり、著しく半導体装置の信頼性が向上する。

とができ、半導体レーザ素子を効率よく生産することが できる。

【0042】次に、基板1の主平面(実施の形態3では、(0、0、0、1)に相当する面)と同じ面方位を有さない凸部を形成する方法について説明する。図6は、基板1の表面を加工する工程を示す。まず、図6は、基板1の表面を加工する工程を示す。まず、図6に示すように、基板1上の一部をマスク材13で被覆する。ここで、マスク材13は、基板1の主平面と平行な面を有さない。次に、図6(b)に示すように、ドライエッチングにより基板1と同時にマスク材13もエッチングする。この構成によりマスク材が完全にエッチングされた段階で図6(c)に示すように、凸部が基板1の主平面と平行な面を有さない凹凸構造を基板1上に形成することが可能となる。

【0043】基板1の面方位としては、立方晶系結晶の (1,1,1) 面、 (-1,1,1) 面、 (1,-1,1) 面、 (-1,-1,1) 面、 (-1,1,-1) 面、 (-1,1,-1) 面、 (-1,-1,-1) 面、 (-1,-1

【0044】本実施の形態における半導体装置を形成するための、結晶成長の方法としては、MOCVD法、MBE法、HVPE法、またはこれらの方法を組み合わせた方法を用いることができる。

【0045】本実施の形態における半導体装置は、実施の形態1における半導体装置と同じライフテストの結果、1000時間経過した後の電流の増加率が平均で2%であり、信頼性の向上を確認できた。

【0046】(実施の形態4)次に、本発明の実施の形態4における半導体装置について、その製造方法とともに図7を用いて説明する。

【0047】まず、図7(a)に示すように、サファイア(0、0、0、1)基板で構成された基板1上に、MOCVD法を用い、温度条件1000℃で厚さ 5μ mのA1N層14を形成する。A1N層14中には、A1Nとサファイアとの格子定数の違いにより発生する格子欠陥 a が存在している。

【0048】次に、図7(b)に示すように、リアクティブイオンエッチングにより、A1NB14の表面に第1の段差である凹凸構造14aを設ける。この凹凸構造の凸部は、A1NB14の(0、0、0、1)面を有することなく形成される。この凹凸構造14aによって紙面垂直方向に形成される溝の方向として、<1、1、-2、0>を選択した。

【0049】次に、図7 (c) に示すように、A1N層 14上にMOCVD法を用い、厚さ 10μ mのGaN層 15を形成する。このとき、A1N層 14の凹部上のGaN層 15の格子欠陥 a は、GaN層 15の堆積の進行 とともにA1N層 14の凹部中央に向かって集結し、や

がて1筋の格子欠陥 a にまとまる。最終的にG a N層 1 5 の表面に存在する格子欠陥 a は、A 1 N層 1 4 の凹部中央付近のみであり、その他の領域は低欠陥領域 b が形成される。

【0050】 GaN B 15 の表面に残った格子欠陥 ao数をさらに減らす為に、図7(d)に示すように、リアクティブイオンエッチングにより、GaN B 15 の格子欠陥 a が凹部に位置するように凸部が(0、0、0、1)面を有さない凹凸構造 15a を形成する。この際凹凸構造 15a の周期は凹凸構造 14a の周期の 2 倍とす 10 る。そして、図7(e)に示すように、GaN B 15 上にHVPE法により厚さ 20μ mの GaN B 16 を形成する。このとき、GaN B 15 の凹部上の GaN B 16 の格子欠陥 a は、GaN B 16 の堆積の進行とともに GaN B 15 の凹部中央に向かって集結し、やがて 1 筋の格子欠陥 15 の凹部中央に向かって集結し、やがて 15 の格子欠陥 15 の凹部中央に向かって集結し、やがて 15 の格子欠陥 15 のに減少する。

【0051】最後に、図7 (f)に示すように、GaN層16の低欠陥領域b上にMOCVD法を用い、厚さ2μmのアンドープGaN層17、厚さ100Åのn型GaN層18を順次形成する。さらにこのn型GaN層18上に、ゲート電極19、ソース電極20、ドレイン電極21をそれぞれ設けることにより半導体トランジスタ素子を完成する。

【0052】本実施の形態による半導体装置は、実施の 形態2における半導体装置と同等の最高動作周波数であ り、従来の半導体装置に比べ、格子欠陥低減による最高 動作周波数向上の効果が得られた。

【0053】なお、本実施の形態における凸部の形状は、基板1の主平面と同じ平面を有さなければよく、尖 30った形状や曲面形状あるいはそれらの組み合わせなど任意の形状でも、同様の欠陥低減効果がある。また、凹部の形状は平面、尖った形状、曲面あるいはそれらの組み合わせなど、任意の形状でも同様の欠陥低減効果がある。

【0054】 (実施の形態5) 図8は、本発明の実施の形態5における半導体装置の断面図である。図8において、六方晶のn型GaN(0,0,0,1) 基板1から構成され、表面には基板1の(0,0,0,1) 面の法線と段差部分の表面の法線とのなす角の大きさが90度 40以上となるように段差を成形し、その上に厚さ5 μ mのn型GaN = 2が形成されている。また、n2GaN = 2上に、厚さ0.5 μ mのn2GaN = 20 μ 0, μ 0,

10

【0055】電流狭窄層 8上には、厚さ 1μ mの第 2 n p型AlGaNクラッド層 9 (AlとGaの混晶比は 1 0:90)、厚さ 0. 1μ mの p型GaNコンタクト層 1 0 が順次形成されている。

【0057】本実施の形態における半導体装置は、主平 面の法線と段差部分の表面の法線とのなす角の大きさが 90度以上となるような段差を有する凹凸構造が形成さ れている。これにより、基板1に存在する筋状の格子欠 陥aが、成長方向に進行することが妨げられ、凹凸構造 の凹部からの格子欠陥を大幅に低減することができる。 これに伴い、n型GaN層2には格子欠陥aが比較的少 ない領域である低欠陥領域bが形成されている。さら に、n型GaN層2上に結晶成長するn型AlGaNク ラッド層3、n型GaN光ガイド層4、およびInGa N量子井戸よりなる活性層5におけるn型GaN層2の 低欠陥領域b上の部分も低欠陥領域bが形成されてい る。ここで、能動領域5aは、InGaN量子井戸より なる活性層5の低欠陥領域bに形成されているため、能 動領域5a中の格子欠陥aは少ない。これにより、この 半導体装置の信頼性が向上する。

【0058】なお、この能動領域5aは、InGaN量子井戸よりなる活性層5の平坦な部分に形成することが望ましいことは言うまでもない。

【0059】また、基板1の表面に周期的な凹凸構造を設ければ、基板1上に低欠陥領域bを周期的に形成することができ、基板1上に周期的に半導体レーザ素子を形成することができ、半導体レーザ素子を効率よく生産することができる。

【0060】基板1の面方位としては、立方晶系結晶の (1,1,1) 面、 (-1,1,1) 面、 (1,-1,1) 面、 (-1,-1) 面、 (-1,-1) 面、 (-1,1,-1) 面、 (-1,1,-1) 面、 (-1,-1,-1) 面、 (-1,-1,-1)

【0061】本実施の形態における半導体装置を形成す

るための、結晶成長の方法としては、MOCVD法、MBE法、HVPE法、またはこれらの方法を組み合わせた方法を用いることができる。

【0062】本実施の形態における半導体装置について 実施の形態1と同様のライフテストを行った結果、10 00時間後でも全数が動作し動作電流の上昇は平均で2 %であり、特性の飛躍的な向上が現れているといえる。 【0063】(実施の形態6)次に、本発明の実施の形態6における半導体装置について、その製造方法とともに図9を用いて説明する。

【0064】まず、図9(a)に示すように、サファイア (0、0、0、1) 基板で構成された基板1上に、M OCVD法を用い、温度条件1000で厚さ 5μ mの AlN層14を形成する。AlN層14中には、AlN とサファイアとの格子定数の違いにより発生する格子欠陥 a が存在している。

【0065】次に、図9(b)に示すように、A1N層 14の表面に基板1の(0、0、0、1)面の法線とな す角の大きさが90度以上となるような段差を有する凹 凸構造14aを設ける。この凹凸構造14aの周期は1 0 μm、凸部の上面の幅は2 μm、深さは3 μmであ る。また、この凹凸構造14aによって紙面垂直方向に 形成される溝の方向は、<1、1、-2、0>である。 【0066】次に、図9(c)に示すように、A1N層 14上にMOCVD法を用い、厚さ10μmのGaN層 15を形成する。このとき、段差近傍の欠陥は成長方向 に進行することを妨げられ、GaN層15の表面に達し ない。また、残りの凹部の欠陥はAIN層14の凹部上 のGaN層15の格子欠陥aは、GaN層15の堆積の 進行とともにA 1 N層 1 4 の凹部中央に向かって集結 し、やがて1筋の格子欠陥aにまとまる。最終的にGa N層15の表面に存在する格子欠陥aは、A1N層14 の凹部中央付近と、AIN層14の表面の凸部中央付近 のみであり、その他の領域は低欠陥領域bとなる。

【0067】GaN層15の表面に残った格子欠陥aの 数をさらに減らす為に、図9(d)に示すように、Ga N層15の低欠陥領域bの一つおきに凸部ができるよう に、GaN層15に第2の段差である凹凸構造15aを 設ける。この凹凸構造15aの周期、凸部の上面の幅、 および深さは、それぞれ凹凸構造14aのものと同じで 40 ある。このとき、(0、0、0、1)面の法線と凹凸構 造の段差のなす角の大きさは90度以上であることが望 ましい。そして、図9 (e) に示すように、GaN層1 5上にHVPE法により厚さ20μmのGaN層16を 形成する。このとき、AIN層14の凹部上にあるGa N層16の格子欠陥aのうち、段差近傍の欠陥は成長方 向に進行することを妨げられる。また、残りの凹部の欠 陥は、GaN層16の堆積の進行とともにAlN層14 の凹部中央に向かって集結し、やがて1筋の格子欠陥 a にまとまる。これにより、格子欠陥aがさらに減少す

【0068】最後に、図9(f)に示すように、GaN層16の低欠陥領域b上にMOCVD法を用い、厚さ2μmのアンドープGaN層17、厚さ100Åのn型GaN層18を順次形成する。さらにこのn型GaN層18上に、ゲート電極19、ソース電極20、ドレイン電極21をそれぞれ設けることにより半導体トランジスタ素子を完成する。

12

【0069】本実施の形態における半導体装置の最高動作周波数は、実施の形態2における半導体装置と同等であり、実施の形態2と同様、格子欠陥が低減されたことによって電子の移動度が向上し、動作周波数が向上したものと考えられる。

【0070】(実施の形態7)次に、本発明の実施の形態7における半導体レーザ装置について、図10を用いて説明する。

【0071】図10において、六方晶サファイア(0、 0、0、1)基板1の上に、厚さ0.05μmのAlN バッファ層22、厚さ1.0μmのn型GaN層23、 幅約1.5μmのストライプ状の窓部Aを有する厚さ 0. 5 μ m の 高抵抗 A l a.2 G a a.s N 電流ブロック層 2 4が形成されている。AlNバッファ層22、n型Ga N層23、電流ブロック層24の中にはほぼ基板1の法 線方向に沿った筋状の格子欠陥 a が形成されている。電 流ブロック層24の窓部Aと上部Bには、n型Alar Gaus Nクラッド層3が形成されている。また、クラ ッド層3の上には、厚さ0.1μmのn型GaN光ガイ ド層 4、厚さ 5 n m の I n o.os G a o.95 N層 (図示せ ず)と厚さ5nmのInolis Gaoss N層(図示せず) とにより構成された In Ga N量子井戸よりなる活性層 5、厚さ0. 05 μ mの p 型 G a N 光ガイド 層 6、厚さ 0. 8 μ m の p 型 A l a.ı G a a. 9 N クラッド層 7、厚さ 0. 5 μ m の p 型 G a N コンタクト 層 1 0 が形成されて いる。また、n型GaN層23とp型GaNコンタクト 層10の上には、オーミック電極11および12がそれ ぞれ形成されており、オーミック電極11とオーミック 電極12の間に電流を流すと、窓部Aの上部の活性層5 が能動領域として発光し、電流を増加させるとやがてレ ーザ発振に至る。

【0072】本実施の形態においては、電流ブロック層 24がその窓部Aにおいて段差を有するために、クラッド層3の結晶成長方向が窓部Aの側面の傾きに応じて斜め方向となる。このため、筋状の欠陥aも窓部Aにおいては斜め方向に成長し、欠陥の少ない領域bが形成されるとともに、窓部Aの両側から斜めに成長してきた欠陥どうしが窓部の中央付近で合流するため欠陥の本数が減少する。この結果、発光部分である窓部Aの上部の活性層を貫通する欠陥の本数が、窓部Aのない場合よりも大幅に低減され、半導体レーザ装置の寿命が向上する。事実、本実施の形態における半導体レーザ装置を、温度1

00℃、光出力30mWで定光出力連続動作させたところ、ほとんどのレーザが約1000時間経過しても動作電流の増加率2%以内の安定な動作を示し、信頼性の飛躍的な向上を確認できた。

【0073】また、本実施の形態における半導体レーザ装置では、電流ブロック層24をクラッド層3よりもA1組成の高いA1GaNで構成したが、電流ブロック層24をクラッド層3と同じあるいはクラッド層3よりも低いA1組成のA1GaNにしても、活性層を貫通する欠陥の本数を同様に低減できるため、信頼性の向上を図ることができる。しかしながら、本実施の形態のような構成にすることにより、窓部Aの屈折率が電流ブロック層24の屈折率よりも高くできるので、横方向にストライプ部で凸の実効屈折率差が形成でき、活性層で発生した光を効率良くストライプ内に閉じ込めることができるため、しきい値電流を低減する上で望ましい。

【0074】また、本実施の形態における半導体レーザ 装置では、電流ブロック層24を高抵抗層としたが、p 型層としてもよく、同様の効果を得ることができる。

【0075】さらに、各層の導電型を反転させる、すな 20 わちGaN層23、クラッド層3をp型、電流ブロック 層24を高抵抗またはn型、クラッド層7、コンタクト 層10をn型の窒化物系化合物半導体で構成してもよい。

【0076】また、本実施の形態における半導体レーザ装置では、活性層をInGaN、それ以外の層をAI、Ga 、N (0 \leq x \leq 1) で構成したが、一般に各層をB 、AI 、

【0077】(実施の形態8)図11は、本発明の実施の形態8における半導体基板の断面図である。この基板の作製法を図12を用いて説明する。

【0078】図12(a)に示す結晶基板1は六方晶のGaN(0、0、0、1)基板であり、筋状の貫通転移が1×10°cm²の密度で表面にまで達している。結晶基板1上にフォトリングラフィーにより形成したフォトレジストによるマスク13を設置する(図12

(b))。本実施の形態では、フォトレジストの幅を μ m、開口部を 16μ mとする。BC 13 ガスによる反応性イオンエッチングを用いてマスクの開口部のみを深さ 1μ mエッチングすることで、凸部の幅が 7μ m、凹部の幅が 17μ m、高さ 1μ mのストライプ状の周期的な段差を作製する(図 12 (c))。凸部の幅が、フォトレジストの幅より狭くなったのは、GaN基板 1 がサイドエッチングされたことによる。

【0079】マスク13を除去した後、この上に段差を被覆するGaN層25を成長する。成長法は特に限定するものではないが、本実施の形態では有機金属気相成長装置を用い、原料にはトリメチルガリウムとアンモニ

ア、キャリアガスには水素を用いる。トリメチルガリウムとアンモニアのモル供給比がGa:N=1:5500となるように原料を流し、1000℃でGaNを成長する。この際の(0、0、0、1)面上の成長速度は毎時2μmで、3時間成長を行う(図12(d))。以上の成長によりGaN層25中の欠陥aは1筋にまとまり、

14

【0080】なお、マスク13の材料としては、本実施の形態のフォトレジストの他、SiO2やAuなどが、また、反応性イオンエッチングのガスには本実施の形態のBC13の他、C12やSiC14等、塩素を含むガスを用いることができる。

低欠陥領域 b が形成されている。

【0081】 (実施の形態9) 図13は、本発明の実施の形態9における半導体基板の断面図である。

【0083】以上のように、段差形成と成長を繰り返すことで、GaN層26にはGaN層25に比べ、より広い低欠陥領域が得られている。

【0084】(実施の形態10)図14は、本発明の実施の形態10における結晶基板の断面図である。図14の結晶基板の作製方法を図15を用いて説明する。

【0085】図15 (a) における結晶基板1はGaN (0、0、0、1) 基板である。結晶基板1上にAl as Gaas N層27を1.5 μm成長する(図15

16 5の成長温度として900℃

N層 2 8 を 3 0 μ m 成長する (図 1 5 (d))。このとき、A los G aos N層 2 8 には、実施の形態 8 と同様、低欠陥領域 b が形成される。

【0086】これとは別に、 $Al_{0.5}$ $Ga_{0.5}$ N層27に形成する段差の高さを 1μ mとする以外は全く同様の方法で、 $Al_{0.5}$ $Ga_{0.5}$ N層28を 30μ m成長した(図示せず)。この場合、段差形成時の段差の底部は $Al_{0.5}$ $Ga_{0.5}$ N層27であって、Ga N基板1は露出していない。このとき、 $Al_{0.5}$ $Ga_{0.5}$ N層28の表面には、 $Al_{0.5}$ $Ga_{0.5}$ N層28が 30μ mと厚いために、Ga Nと $Al_{0.5}$ $Ga_{0.5}$ Nの格子定数差により生じたクラックが存在している。

【0087】以上実施の形態10で示したように、段差 をAlas Gaas N層27を超えて形成することでクラ ックが生じなくなる。段差をAlas Gaas N層27を 超えて形成した場合を詳細に調べると、図15(e)に 模式的に示すように、AlasGas N層27とGaN 基板1の格子不整合は、Alas Gaas N層27を格子 状としたことで、Alas Gaas N層27内で緩和され ている。また、AlasGaas N層27とAlas Ga a.s N層28の界面では格子が整合しているのに対し、 GaN基板1とAlas Gaas N層28の界面で格子の 不整合が生じている。このように、段差をAlos Ga 0.5 N層27を超えて形成することで、GaN基板1と Alas Gaas N層28の格子定数差は緩和され、クラ ックを防止する効果があると考えられる。なお、以上の ようなメカニズムから、本実施の形態の基板1にGaN を用い半導体層27、28にAlas Gaas Nを用いる 以外にも、AlGaN層27とAlGaN層28の組成 を変化させた場合や、そのほかの材料の組み合わせにつ 30 いても同様の効果が得られる。

【0088】 (実施の形態11)以下、本発明の実施の 形態11について図16と図17を用いて説明する。

【0089】結晶基板1として、欠陥密度がいずれも1 ×10°cm²のGaN結晶基板、Alos Gaos N結 晶基板、AlN結晶基板を用い、半導体層25として、 GaN、Alos Gaos N、AlNを用いて、すべての 結晶基板と半導体層の組み合わせについて、実施の形態 1と同様の実験を行った。この際、半導体層25の成長 温度を700℃から1100℃まで変化させた。

【0090】いずれの組み合わせについても、半導体層25の成長温度が900℃を超えると図16(a)から(c)に示すように、段差が平坦に埋め込まれていくとともに、欠陥が屈曲し、低欠陥領域が形成されるが、900℃以下では、図17(a)から(c)に示すように段差が平坦にならず、また、半導体層25中では欠陥が屈曲せず、欠陥の減少が見られない。以上のように、A1GaNにより構成された基板1上に段差を形成しA1GaNにより構成された半導体層25を成長する場合、段差の埋め込みを行い、かつ欠陥を横方向に屈曲させる50

為には、AlGaN層25の成長温度として900℃を超える温度が必要である。

【0091】 (実施の形態12) つぎに、本発明の実施の形態12について図18を用いて説明する。

【0092】基板1は、段差を有するサファイア基板である。本実施の形態では、サファイア基板1は表面が2。傾斜した(0、0、0、1)であるサファイアを、水素ガスなどの還元雰囲気中で1300℃で10時間加熱することで作製する。このように加熱することで、サファイア傾斜基板中の原子オーダーの微小なステップが結合して、0.1μm以上の段差を有するステップとなる。

【0093】半導体層29はAlos Gaos Nである。 半導体層29の成長温度を350℃から1000℃まで 変化させたところ、成長温度が400℃未満ではAlos Gaos Nは成長しなかった。また、900℃を超え る温度では、Alos Gaos Nは島状になってしまい、 一様な層が得られなかった。そこで、半導体層29の成 長温度は400℃以上900℃以下とする。

【0094】半導体層29は900℃以下の成長温度であるので、実施の形態11の図17に示したように、欠陥の屈曲が行われず低欠陥領域は形成されない。そこで、半導体層29を成長させた後に、Alas Gaas N層25を900℃以上の温度で成長することで、欠陥が屈曲し低欠陥領域が形成される。

【0095】なお、本実施の形態では段差は還元雰囲気中での加熱で形成したが、段差を実施の形態8と同様のエッチング等の方法を用いて形成しても同様であり、エッチング等の方法を用いれば、任意の面方位を有する基板に任意の形状を有する段差を形成できる。なお、本実施の形態では半導体層29および半導体層25としてAlos Gaos Nを用いているが、半導体層29と半導体層25の組み合わせについて、GaNやAlNや他の組成のAlGaNの組み合わせを用いても同様の結果が得られる。また、半導体層25の膜厚は半導体層25が連続膜となればよく、好ましくは0.005μm以上あれば良い。なお、本実施の形態ではAlosGaos N層25はステップ状になるので、半導体装置などで平坦な基板が必要な場合はAlosGaos N結晶層25を研磨するなどの方法により平坦化するなど行えばよい。

【0096】 (実施の形態13) つぎに、本発明の実施の形態13について説明する。

【0097】結晶基板1として、段差を有する6H-SiC(0、0、0、1)、Si(1、1、1)、GaAs(1、1、1)を用いる以外は実施の形態12と全く同様にしてAlas Gaas N結晶層29とAlas Gaas N結晶層25が順次成長した。なお、SiC、Si、GaAsは半導体であるので、適切なウェットエッチングで容易に段差を形成することが可能である。

【0098】半導体層29の成長温度を350℃から1

000℃まで変化させたところ、いずれの基板について も成長温度が400℃未満ではAlas Gaas Nは成長 せず、900℃を超える温度では一様なAlas GaasN結晶層が得られなかった。そこで、半導体層 29の成 長温度は400℃以上900℃以下とする。

【0099】半導体層29は900℃以下の成長温度であるので、実施の形態11に示したように、欠陥の屈曲が行われず低欠陥領域は形成されない。そこで、半導体層29を成長させた後に、Alas Gaas N層25を900℃以上の温度で成長することで、欠陥が屈曲し低欠陥領域が形成される。

【0100】なお、基板1の面方位については、本実施の形態の様に特定の面方位を用いると、特定の面を有する半導体層を成長させることができるので好ましいが、任意の面方位についても同様の結果が得られる。また、SiCの結晶構造についても、6H-SiC以外にも、4H-SiCや3C-SiC等、他の結晶構造を有するSiCについても同様の結果が得られる。なお、本実施の形態では半導体層29および半導体層25としてAlの形態では半導体層29および半導体層29と半導体層2025の組み合わせとして、GaNやAlNや他の組成のAlGaNを用いても同様の結果が得られる。

【0101】(実施の形態14)つぎに、本発明の実施の形態14について説明する。

【0102】実施の形態8と全く同様にして、六方晶のGaN(0、0、0、1)基板上にストライプ状の周期的な段差を作製する。

【0103】この上に段差を被覆するAlo2 Gaos N 層 25が6μm成長する。Alo2 Gaos N層 25の成長の際、原料にSiあるいはSeあるいはMgあるいは 30 Znを含む原料を導入することで、Alo2 Gaos N層 25中に不純物を導入した。本実施の形態では、実施の形態1と同様有機金属気相成長装置を用い、不純物を含む原料としてそれぞれ、モノシラン (SiH4)、セレン化水素 (H2Se)、ビスシクロペンタジエニルマグネシウム ((CsHs)2Mg)、ジメチルジンク ((CH3)2Zn)を用いる。

【0104】Ala2 Gaas N層25中の不純物濃度と 段差上の表面状態との関係を調べた結果、いずれの不純物の場合も不純物濃度を1×10²¹ cm³ より大きくす 40 ると、段差上の表面に数100nmオーダーの凹凸が発生することが判明した。このような表面の凹凸により、 基板上に半導体装置を形成した場合の膜の平坦性が悪く、所望の特性が得られないという問題が起こる。そこで、半導体装置などに用いる基板の製造方法としては、 不純物密度1×10²¹ cm³ 以下とする必要がある。

【0105】なお、不純物を含む原料は本実施の形態で用いた原料に限らない。また、不純物に関しても、本実施の形態のSiの他に、Ge等の他のIV族元素を用いた場合や、本実施の形態のSeの他に、OやS等の他のVI 50

元素を用いた場合や、本実施の形態のMgやZnの他に、Cd等の他のII族あるいは金属元素を用いた場合も同様の結果が得られる。なお、本実施の形態では半導体層25はAla2 Gaas Nであるが、任意の組成のAl GaNやGaNやAlNを用いても同様の結果が得られる。

18

【0106】 (実施の形態15) つぎに、本発明の実施の形態15について説明する。

【0107】実施の形態8と全く同様にして、六方晶のGaN(0、0、0、1)基板上にストライプ状の周期的な段差を作製する。

【0108】この上に段差を被覆するAlo2 Gaos N層25を成長する。Alo2 Gaos N層25の成長の際、GaとAlのモル供給量の和すなわちIII族のモル供給量と、Nのモル供給量すなわちV族のモル供給量の比が、V族モル流量/III族モル流量=100~1000となるようにした。この際III族モル流量は一定とした。成長温度は900℃から1100℃である。

【0109】図19はV族モル供給量/III族モル供給量(以下V/III比と表記)と、幅 5μ mの溝を平坦に埋め込み成長するのに要する時間を調べた結果である。いずれの成長温度においても、V/III比を下げると溝を平坦に埋め込み成長するための時間が増大し、V/II I比が200以下では図17と同様の成長様式となり、溝が平坦に埋め込み成長されないことが判明した。溝が平坦に埋め込み成長されない場合は、図17に示すように低欠陥領域が形成されない。したがって、低欠陥領域の形成にはV/III比が200より大きく、好ましくは1000以上必要である。

【0110】なお、本実施の形態では半導体層25としてAla2 Gaa8 Nを成長したが、他の組成のAlGaNやGaN、AlNについても同様の結果が得られる。 【0111】

【発明の効果】以上のように、本発明の半導体装置は、 低欠陥領域に半導体素子の能動領域を形成することによ り、信頼性および性能を向上することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における半導体素子の断面を示す図

【図2】同半導体装置の製造方法を示す図

【図3】本発明の実施の形態2における半導体素子およびその製造方法を示す図

【図4】従来の半導体装置を示す図

【図5】本発明の実施の形態3における半導体素子の断面を示す図

【図6】同半導体装置の製造方法を示す図

【図7】本発明の実施の形態4における半導体素子およびその製造方法を示す図

【図8】本発明の実施の形態5における半導体素子の断面を示す図

【図9】本発明の実施の形態6における半導体素子およ びその製造方法を示す図

19

【図10】本発明の実施の形態7における半導体素子の 断面を示す図

【図11】本発明の実施の形態8における半導体基板を 示す図

【図12】本発明の実施の形態8における半導体基板の 製造方法を示す図

【図13】本発明の実施の形態9における半導体基板を 示す図

【図14】本発明の実施の形態10における半導体基板 を示す図

【図15】本発明の実施の形態10における半導体基板 作製プロセスを示す図

【図16】本発明の実施の形態11において、成長温度 が900℃を超えるときの欠陥の挙動を示す図

【図17】本発明の実施の形態11において、成長温度 が900℃以下のときの欠陥の挙動を示す図

【図18】本発明の実施の形態12における半導体基板 を示す図

【図19】本発明の実施の形態15において、V族モル 流量/III族モル流量比と、幅5μmの溝を平坦に埋め 込み成長するのに要する時間の関係を表した図

【符号の説明】

1 基板

2 n型GaN層


- *3 n型AlGaNクラッド層
 - 4 n型GaN光ガイド層
 - 5 活性層
 - p型GaN光ガイド層
 - 7 第1のp型AlGaNクラッド層
 - 8 電流狭窄層
 - 9 第2のp型AlGaNクラッド層
 - 10 p型GaNコンタクト層
 - n型電極 1 1
- 10 1 2 p型電極
 - 13 マスク
 - 14 AlN層
 - 14a、15a 凹凸
 - 15、16 GaN層
 - 17 アンドープGaN層
 - n型GaN層 18
 - 19 ゲート電極
 - 20 ソース電極
 - 21 ドレイン電極
- 22 AINバッファ層
 - 23 n型GaN層
 - 24 AlGaN電流ブロック層
 - 25、26 半導体層
 - 27、28 AlGaN層
 - 29 AlGaN層


【図1】


【図2】 【図11】 (0-1) 【図13】 【図14】 26


【図18】


























フロントページの続き

(72) 発明者 折田 賢児 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

(72)発明者 今藤 修 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

(72)発明者 油利 正昭 大阪府高槻市幸町1番1号 松下電子工業 株式会社内